First Hit

End of Result Set

Generate Collection Print

L2: Entry 1 of 2

File: JPAB

Apr 22, 1997

PUB-NO: JP409106689A

DOCUMENT-IDENTIFIER: JP 09106689 A

TITLE: NONVOLATILE MEMORY AND READING METHOD THEREFOR

PUBN-DATE: April 22, 1997

INVENTOR-INFORMATION:

NAME

COUNTRY

KEN, SHAKUSEN KIM, JIN-KI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

SAMSUNG ELECTRON CO LTD

APPL-NO: JP08259795

APPL-DATE: September 30, 1996

INT-CL (IPC): G11 C 16/06; G11 C 7/00

ABSTRACT:

PROBLEM TO BE SOLVED: To obtain a nonvolatile memory in which data output operation can be carried out continuously at higher rate by suppressing the time loss due to waiting or pending of external signal.

SOLUTION: The nonvolatile memory comprises first group and second group page buffers 12A, 12B for storing the read-out data connecting, respectively, with the bit line of first group 1A and the bit line of remaining second group 1B wherein the data of memory cell connected with a selected word line is stored in both page buffers 12A, 12B. Operation for outputting the stored data is started depending on a read enable signal and upon finishing the operation for transmitting a data stored in the page buffer 12A of first group to an I/O terminal, a data stored in the page buffer 12B of second group is transmitted to the I/O terminal and the data of a memory cell connected with a word line selected next is stored in the page buffer 12A of first group.

COPYRIGHT: (C) 1997, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出職公開番号

特開平9-106689

(43)公開日 平成9年(1997)4月22日

(51) Int.CL*	識別記号	庁内整理書号	ΡI	技術表示循所
G11C 16/06			G11C 17/00	520A
7/00	312		7/00	312C

審査請求 未請求 請求項の数6 OL (全 16 頁)


(21)出職番号	特额平 8 — 259795	(71)出顧人	390019839 三星電子株式会社
(22)出廟日	平成8年(1996) 9月30日	(72)発明者	大韓民国京德道水原市八達区梅藏洞416
(31) 個先模主要番号 (32) 個先日	1995 P 32483 1995年9月28日	(1-5) 72-51	大韓民国ソウル特別市城東区松亭深55番地4号
(33) 優先權主張国	韓国 (KR)	(72)発明者	金 鐵棋 大韓民国ソウル特別市陽天区新亭 6 有328 番地
		(74)代理人	弁理士 高月 猛

(54) 【発明の名称】 不揮発性メモリ装置及びその読出方法

(57)【要約】

【課題】 外部信号の特機保留による時間損失を抑制してより高速に連続的データ出力動作をすることが可能な不揮発性メモリ装置を提供する。

【解決手段】 第1グループ1Aのビットラインとその残りの第2グループ1Bのビットラインにそれぞれ接続され、その読出データを貯蔵するための第1グループ及び第2グループのページバッファ12A、12Bを備え、選択ワードラインに接続されたメモリセルのデータを両ページバッファ12A、12Bに貯蔵した後、読出エネーブル信号に応じてその貯蔵データの出力動作を開始し、第1グループのページバッファ12Aに貯蔵したデータを入出力端子へ伝送する動作が完了すると、第2グループのページバッファ12Bに貯蔵したデータを入出力端子へ伝送すると共に第1グループのページバッファ12Aに次の選択ワードラインに接続されたメモリセルのデータを貯蔵するように制御する。



【特許請求の範囲】

【請求項1】 ワードラインと接続された多数のメモリ セルの記憶データを対応する多数のビットラインを通じ て一度に読出すようにした不揮発性メモリ装置におい て、

前記多数のビットラインのうち所定数の第1グループの ビットラインとその残りの第2グループのビットライン にそれぞれ接続され、これら第1グループ及び第2グル ープのビットラインによる読出データを貯蔵するための 第1グループ及び第2グループのページバッファと、選 10 択ワードラインに接続された多数のメモリセルのデータ を前記第1グループ及び第2グループのページバッファ に貯蔵した後、データ読出期間中周期的にトグルする読 出エネーブル信号に応じてその貯蔵データの出力動作を 開始し、前記第1グループのページバッファに貯蔵した データを入出力端子へ伝送する動作が完了すると、前記 第2グループのページバッファに貯蔵したデータを前記 入出力端子へ伝送すると共に前記第1グループのページ バッファに次の選択ワードラインに接続されたメモリセ ルのデータを貯蔵する動作を行わせる読出制御手段と、 を備えることを特徴とする不揮発性メモリ装置。

【請求項2】 読出制御手段は、データ読出期間中に読 出エネーブル信号及びカラムアドレス信号に応じてカラ ムアドレス信号をカウントアップするカラムアドレスカ ウンタと、該カラムアドレスカウンタによるカウントア ップされたカラムアドレス信号を感知して次ページ読出 の活性化のための制御信号を発生するカラムアドレス感 知回路と、前記カラムアドレスカウンタによりカウンタ アップされるカラムアドレス信号に応じて第1グループ 及び第2グループのページバッファに貯蔵されたデータ 30 を入出力端子へ伝送するための信号を提供するカラムデ コーダと、外部からアドレス信号を受けて前記カラムア ドレスカウンタのカウントアップを制御するための信号 とベージ読出を活性化するための信号とを発生する順次 読出制御回路と、前記カウントアップされた信号と読出 エネーブル信号を受けて読出動作を活性化及び終了させ るための信号と前記第1グループ及び第2グループのペ ージバッファをそれぞれ制御するための信号とを発生す る読出クロック制御信号発生回路と、該読出クロック制 御信号発生回路の出力信号を受けてビットラインのプリ チャージ動作、データ貯蔵動作及び前記入出力端子への データ伝送動作を制御するための信号を発生する読出ク ロック回路と、を有する請求項1記載の不揮発性メモリ 装置。

【請求項3】 行及び列のマトリックス状に配列された カープの貯蔵手段に貯蔵されたデータを入出力端子へ伝 多数のメモリセルを有する第1及び第2メモリセルアレイのビットライン に接続され、読出動作でデータをラッチするためのラッ カウントアップを制御するための信号を発生する順次読出制御回路と、前 モデトレスアンと、該ページバッファにプリチャージ電圧 50 記力ウントアップされた信号と読出エネーブル信号を受

を提供するための電流供給回路と、を少なくとも備える 不揮発性メモリ装置の読出方法において、

前記各メモリセルアレイのローデータを前記ページバッファに貯蔵する第1過程と、該第1過程で貯蔵したデータのうち前記第1メモリセルアレイのデータを入出力端子へ伝送する第2過程と、該第2過程に続いて、前記第1過程で貯蔵したデータのうち前記第2メモリセルアレイのデータを前記入出力端子へ伝送すると共に前記第1メモリセルアレイのローデータを前記ページバッファに貯蔵する第3過程と、該第3過程で貯蔵した前記第1メモリセルアレイのデータを前記入出力端子へ伝送すると共に前記第2メモリセルアレイのローデータを前記ページバッファに貯蔵する第4過程と、を実施することを特徴とする不揮発性メモリ装置の読出方法。

【請求項4】 第3過程と第4過程を反復する請求項3 記載の不揮発性メモリ装置の読出方法。

【請求項5】 フローティングゲート形の多数のメモリ セルをもつNANDセルユニットが各ビットラインごと に接続され、該NANDセルユニット内のメモリセルの) 制御ゲートにそれぞれワードラインが接続されるNAN D構造を有する不揮発性メモリ装置において、

前記ビットラインのうち所定数のビットラインとその残 りのビットラインに区分されて接続され、対応するビッ トラインに現れる前記メモリセルの記憶データを第1、 第2貯蔵制御信号に応じてページ単位で貯蔵する第1、 第2グループの貯蔵手段と、前記ワードラインのうち選 択されたワードラインに接続された全てのメモリセルの データを前記第1、第2グループの貯蔵手段に貯蔵さ せ、そして、前記第1グループの貯蔵手段に貯蔵された 全てのデータを入出力端子を介して順次出力した後、前 記第2グループの貯蔵手段に貯蔵されたデータを前記入 出力端子を介して順次出力すると共に前記選択されたワ ードラインの次のワードラインに接続されたメモリセル のデータを前記第1グループの貯蔵手段に貯蔵させるよ うに前記第1、第2貯蔵制御信号を発生する読出制御手 段と、を備えることを特徴とする不揮発性メモリ装置。 【請求項6】 読出制御手段は、データ読出期間中に読 出エネーブル信号及びカラムアドレス信号に応じてカラ ムアドレス信号をカウントアップするカラムアドレスカ ウンタと、該カラムアドレスカウンタによるカウントア ップされたカラムアドレス信号を感知して次ページ読出 の活性化のための制御信号を発生するカラムアドレス感 知回路と、前記カラムアドレスカウンタによりカウント アップされるカラムアドレス信号に応じて第1、第2グ ループの貯蔵手段に貯蔵されたデータを入出力端子へ伝 送するための信号を提供するカラムデコーダと、外部か らアドレス信号を受けて前記カラムアドレスカウンタの カウントアップを制御するための信号とページ読出を活 性化するための信号を発生する順次読出制御回路と、前

けて読出動作を活性化及び終了させるための信号と前記 第1、第2グループの貯蔵手段をそれぞれ制御するため の信号とを発生する読出クロック制御信号発生回路と、 該読出クロック制御信号発生回路の出力信号を受けてビ ットラインのプリチャージ動作、データ貯蔵動作及び前 記入出力端子へのデータ伝送動作を制御するための信号 を発生する読出クロック回路と、を有する請求項5記載 の不揮発性メモリ装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は不揮発性メモリ装置 に係り、特に、電気的消去可能でプログラム可能な不揮 発性メモリ装置 (EEPROM) に関する。

[0002]

【従来の技術】近年、EEPROMは高集積化されてい く傾向にあり、同時にその性能及び動作速度も向上して いる。通常、EEPROMはフローティングゲート、制 御ゲート、ソース及びドレインを有するフローティング ゲートトランジスタをメモリセルとして使用している。 その多数のメモリセルは、行及び列のマトリックス状に 20 配列され、同一行に配列されたメモリセルの制御ゲート はワードラインに、同一列に配列されたメモリセルのド レインはビットラインに接続されている。メモリセルア レイは、このような多数のメモリセル、多数のワードラ イン、及び多数のビットラインから構成される。

【0003】 このようなEEPROMにおいては、動作 速度を向上させるために、多数のワードラインのうち選 択された一本のワードラインと接続している各メモリセ ルに記憶されたデータを、対応する多数のビットライン 動作をページ読出と呼び、多数のビットラインに読出さ れたデータは、ページバッファと呼ばれるデータラッチ の貯蔵手段に一時的に貯蔵される。ページ読出動作は、 例えば1994年8月19日付公開の大韓民国特許公開 第94-18870号に開示されている。

【0004】EEPROMでは、メモリ容量を増加させ るためにNAND構造のメモリセル (ストリング) が開 発されている。このストリングは、ストリング選択を行 うストリング選択トランジスタとグランド選択を行うグ ランド選択トランジスタとの間に、複数のメモリセルを 40 直列接続して構造を有する。このようなストリングを多 数有するメモリセルアレイにおいて読出動作を行う場 合、アドレス入力後に該アドレスによる選択メモリセル 内のデータを読出すページ読出に数μsかかる。従っ て、図1に示す読出動作時の信号タイミングと図2に示 すEEPROMにおける読出動作の説明図から分かるよ うに、1ローデータ (ページ) の同時読出動作 (ページ 読出)を行ってメモリ装置内のラッチ部に貯蔵した後、 外部提供の連続的な信号である読出エネーブル信号バー RExに従って順次に読出さなければならない。

4

【0005】即ち図中、t0~t1の期間はページ読出 命令の入力期間であり、この期間t0~t1で外部命令 のラッチエネーブル信号CLExを論理 "H" でアドレ スラッチエネーブル信号ALExを論理 "L" レベルと し、そして書込エネーブル信号バーWExを論理 "L" にトグルさせながらデータ入出力端子I/Oからページ 読出命令を入力することにより、ページ読出動作が設定 される。その後のt1~t2の期間はアドレス信号の入 力期間であり、この期間でアドレスラッチエネーブル信 10 号ALExに従いカラムアドレス信号及びローアドレス 信号のアドレスラッチ動作が遂行される。

【0006】 t2~t3の期間は、ラッチしたカラムア ドレス信号及びローアドレス信号によりページ読出動作 を遂行する期間である。即ち、この期間でページバッフ ァを構成するデータラッチに読出データが貯蔵される。 そして、も3以降の期間が、読出されたデータを順次に データ入出力端子I/Oを通じて外部へ出力する期間で ある。図2は、1ページP1に対する読出動作の概略 で、図1に示したようなタイミングで1ページP1につ いてのラッチ動作を遂行した後、データ入出力端子 I/ Oを通じて出力する動作を矢印で示してある。

【0007】図3は、順次読出動作の詳細を示した信号 タイミング図、図4はEEPROMにおける順次読出動 作の説明図である。

【0008】図1及び図2に示したような1ページP1 に対する直接的な読出動作が t 4 で完了すると、 t 4~ t5の期間で、次ページP2のアドレス入力を省略して チップ内部で自動的に次ページP 2に対するページ読出 動作を遂行する。このときの動作は前記 t 2~t 3の期 を通じて一度に読出すようにしている。このような読出 30 間における動作と同様にしてラッチまでが行われ、そし て も 5以降、外部提供の連続的な読出エネーブル信号バ ーRExによって連続的なデータを出力(順次読出)す る。これにより、各ページのアドレス入力動作を省くこ とができる。

[0009]

【発明が解決しようとする課題】上記のような順次読出 動作において、1ページP1に対する読出動作と次ペー ジP2に対する読出動作との間には、期間 t4~t5で 示されような次ページについてのページ読出時間が必要 になる。このようなページ読出時間の間は外部信号が特 機状態に保留されることになるので、全体的なデータア クセス時間の改善に限界があり、システム遂行能力をそ れ以上向上させられないという解決課題がある。

【0010】従って、本発明の目的は、1ページ以上の 連続的なデータ出力動作に際して、1ページに対するデ ータ出力動作が遂行される間に次ページのデータを読出 してデータ出力の終了した貯蔵手段に先に貯蔵しておく ことを可能とし、これにより外部信号の待機保留による 時間損失を抑制して、より高速に連続的データ出力動作 50 をすることが可能な不揮発性メモリ装置及びその読出方

法を提供することにある。 [0011]

【課題を解決するための手段】この目的のために本発明 は、ワードラインと接続された多数のメモリセルの記憶 データを対応する多数のビットラインを通じて一度に読 出すようにした不揮発性メモリ装置において、前記多数 のビットラインのうち所定数の第1グループのビットラ インとその残りの第2グループのビットラインにそれぞ れ接続され、これら第1グループ及び第2グループのビ ットラインによる読出データを貯蔵するための第1グル 10 ープ及び第2グループのページバッファと、選択ワード ラインに接続された多数のメモリセルのデータを前記第 1グループ及び第2グループのページバッファに貯蔵し た後、データ読出期間中周期的にトグルする読出エネー ブル信号に応じてその貯蔵データの出力動作を開始し、 前記第1グループのページバッファに貯蔵したデータを 入出力端子へ伝送する動作が完了すると、前記第2グル ープのページバッファに貯蔵したデータを前記入出力端 子へ伝送すると共に前記第1グループのページバッファ に次の選択ワードラインに接続されたメモリセルのデー 20 夕を貯蔵する動作を行わせる読出制御手段と、を備える ことを特徴とする。

【0012】その読出制御手段は、データ読出期間中に 読出エネーブル信号及びカラムアドレス信号に応じてカ ラムアドレス信号をカウントアップするカラムアドレス カウンタと、該カラムアドレスカウンタによるカウント アップされたカラムアドレス信号を感知して次ページ読 出の活性化のための制御信号を発生するカラムアドレス 感知回路と、前記カラムアドレスカウンタによりカウン タアップされるカラムアドレス信号に応じて第1グルー 30 プ及び第2グループのページバッファに貯蔵されたデー タを入出力端子へ伝送するための信号を提供するカラム デコーダと、外部からアドレス信号を受けて前記カラム アドレスカウンタのカウントアップを制御するための信 号とページ読出を活性化するための信号とを発生する順 次流出制御回路と、前記カウントアップされた信号と読 出エネーブル信号を受けて読出動作を活性化及び終了さ せるための信号と前記第1グループ及び第2グループの ページバッファをそれぞれ制御するための信号とを発生 する読出クロック制御信号発生回路と、該読出クロック 制御信号発生回路の出力信号を受けてビットラインのプ リチャージ動作、データ貯蔵動作及び前記入出力端子へ のデータ伝送動作を制御するための信号を発生する読出 クロック回路と、を有するものとする。

【0013】また、本発明によれば、フローティングゲ ート形の多数のメモリセルをもつNANDセルユニット が各ビットラインごとに接続され、該NANDセルユニ ット内のメモリセルの制御ゲートにそれぞれワードライ ンが接続されるNAND構造を有する不揮発性メモリ装 置において、前記ビットラインのうち所定数のビットラ 50 リセルアレイのデータを前記入出力端子へ伝送すると共

インとその残りのビットラインに区分されて接続され、 対応するビットラインに現れる前記メモリセルの記憶デ ータを第1、第2貯蔵制御信号に応じてページ単位で貯 蔵する第1、第2グループの貯蔵手段と、前記ワードラ インのうち選択されたワードラインに接続された全ての メモリセルのデータを前記第1、第2グループの貯蔵手 段に貯蔵させ、そして、前記第1グループの貯蔵手段に 貯蔵された全てのデータを入出力端子を介して順次出力 した後、前記第2グループの貯蔵手段に貯蔵されたデー 夕を前記入出力端子を介して順次出力すると共に前記選 択されたワードラインの次のワードラインに接続された メモリセルのデータを前記第1グループの貯蔵手段に貯 蔵させるように前記第1、第2貯蔵制御信号を発生する 読出制御手段と、を備えることを特徴とする。

6

【0014】その読出制御手段は、データ読出期間中に 読出エネーブル信号及びカラムアドレス信号に応じてカ ラムアドレス信号をカウントアップするカラムアドレス カウンタと、該カラムアドレスカウンタによるカウント アップされたカラムアドレス信号を感知して次ページ読 出の活性化のための制御信号を発生するカラムアドレス 感知回路と、前記カラムアドレスカウンタによりカウン トアップされるカラムアドレス信号に応じて第1、第2 グループの貯蔵手段に貯蔵されたデータを入出力端子へ 伝送するための信号を提供するカラムデコーダと、外部 からアドレス信号を受けて前記カラムアドレスカウンタ のカウントアップを制御するための信号とページ読出を 活性化するための信号を発生する順次読出制御回路と、 前記カウントアップされた信号と読出エネーブル信号を 受けて読出動作を活性化及び終了させるための信号と前 記第1、第2グループの貯蔵手段をそれぞれ制御するた めの信号とを発生する読出クロック制御信号発生回路 と、該流出クロック制御信号発生回路の出力信号を受け てビットラインのプリチャージ動作、データ貯蔵動作及 び前記入出力端子へのデータ伝送動作を制御するための 信号を発生する説出クロック回路と、を有するものとす

【0015】そして、本発明によれば、行及び列のマト リックス状に配列された多数のメモリセルを有する第1 及び第2メモリセルアレイと、該第1及び第2メモリセ 40 ルアレイのビットラインに接続され、読出動作でデータ をラッチするためのラッチ手段及びデータを感知するた めの感知手段を有するページバッファと、該ページバッ ファにプリチャージ電圧を提供するための電流供給回路 と、を少なくとも備える不揮発性メモリ装置の読出方法 において、前記各メモリセルアレイのローデータを前記 ページバッファに貯蔵する第1過程と、該第1過程で貯 蔵したデータのうち前記第1メモリセルアレイのデータ を入出力端子へ伝送する第2過程と、該第2過程に続い て、前記第1過程で貯蔵したデータのうち前記第2メモ に前記第1メモリセルアレイのローデータを前記ページ バッファに貯蔵する第3過程と、該第3過程で貯蔵した 前記第1メモリセルアレイのデータを前記入出力端子へ 伝送すると共に前記第2メモリセルアレイのローデータ を前記ページバッファに貯蔵する第4過程と、を実施す ることを特徴とする。この場合、第3過程と第4過程を 反復していくことができる。

[0016]

る。

【発明の実施の形態】以下、本発明の実施形態につき添 付図面を参照して詳細に説明する。下記の説明におい て、NANDセルやビットライン数、電圧値、回路構成 など多くの特定詳細が本発明のより全般的な理解を提供 するために提示されるが、これら特定詳細に限らず本発 明を実施可能であることは勿論である。

【0017】ここで使用されるメモリセルとは、ソー ス、ドレイン、フローティングゲート、及び制御ゲート を有するフローティングゲートMOSFETを意味し、 プログラムとは、選択されたメモリセルへのデータ書込 を意味する。 また一例として電源供給電圧Vccに3. 定されるものではない。

【0018】本実施形態のEEPROMは、チップ上に CMOS製造技術を用いて制作され、約-1.8Vのし きい値電圧を有するデブレッションモードのNチャネル MOSトランジスタ(D形トランジスタ)、約0.7V のしきい値電圧を有するエンハンスメントモードのNチ ャネルMOSトランジスタ(Nチャネルトランジス タ)、及び約-0.9Vのしきい値電圧を有するPチャ ネルMOSトランジスタ (Pチャネルトランジスタ)が 用いられる。この例では4M×8ビットのNAND形E 30 EPROMについて説明するが、本発明はこのようなN AND形のEEPROMに限定されるものではない。 【0019】図5は、EEPROMの順次読出動作を遂 行するための周辺回路の概略を示したブロック図であ

【0020】この図5には、順次読出動作時にアドレス バッファ(図示略)からのローアドレス信号とカウント アップ信号XCNTupに応じてカウントアップを行う ローアドレスカウンタ回路5と、このローアドレスカウ ンタ回路5の出力に応じてローデコーダ7を制御する信 号を発生するローアリデコーダ6と、読出エネーブル信 号RExによる順次データを出力するためのカラムアド レスカウンタ8及びカラムデコーダ9と、順次流出動作 のためのカラムアドレス感知回路11及び順次読出制御 回路4と、ページ読出動作のための読出クロック回路3 及び読出クロック制御信号発生回路2と、データ出力の ためのデータ入出力バッファ10と、カラムアドレスカ ウンタ8の出力信号を感知してページ読出活性化のため の信号を発生し、順次読出動作のためのカラムアドレス

ルを配列したメモリセルアレイ1と、メモリセルアレイ 1を制御するためのローデコーダ7及びページバッファ 12 (貯蔵手段)と、カラム選択のためのカラム選択回 路13と、が示されている。

8

【0021】カラムアドレスカウンタ5としては、19 94年10月1日付出願の大韓民国特許出願第94-2 5243号に開示されているようなカラムアドレスカウ ンタを使用できる。

【0022】図6は、図5に示したメモリセルアレイ、 10 ページバッファ、カラム選択回路、及びデータ入出力バ ッファの具体的な回路図である。同図において、メモリ セルアレイ1は2つの上下位サブメモリセルアレイ1 A. 1 Bから構成され、512パイトが1ページとして 構成されるが、1024バイトを1ページとして構成す ることもできる。

【0023】この図6には、メモリセルアレイ1内のビ ットラインBLO~BL511にそれぞれ接続され、デ ータを感知するセンスアンプ機能及び読出データを一時 的に貯蔵する貯蔵機能を有する上下位ページバッファ1 3Vを用いる例を説明するが、本発明はこの電圧値に限 20 2A,12Bと、上下位ページバッファ12A,12B から構成されたページバッファ12に接続され、メモリ セル内のデータを読出すときにビットラインBLへ供給 される電流量を調節するカレントミラーの電流供給回路 14と、ページバッファ12の出力端子に接続され、デ ータの入出力時に外部制御信号の印加を受けてパス(経 路)を決定する上下位入出力パス部15A, 15Bと、 ビットラインBLO~BL511を選択するために、入 出力バス部15A, 15Bの出力端子に接続されたカラ ム選択トランジスタから構成されるカラム選択回路13 と、カラム選択トランジスタにそれぞれ接続され、デー タ入出力端子 I / Oを通じて入力される外部データをC MOSレベルのデータに変換してラッチする機能をも ち、ラッチエネーブル信号又はデータ出力エネーブル信 号に応じてラッチしたデータをデータバス又はデータ入 出力端子 I / Oに提供するデータ入出力バッファ10 と、が示されている。

【0024】下位サブメモリセルアレイ1Aは、256 個のNANDセルユニットから構成される。各NAND セルユニットは、第1選択トランジスタST1 (ストリ ング選択) のソースと第2選択トランジスタST2 (グ ランド選択) のドレインとの間にチャネルが直列接続さ れた16個のメモリセルM1~M16から構成されてい る。各NANDセルユニット内の第1選択トランジスタ ST1のドレインは、低低抗接続により対応ビットライ ンBLに接続され、また各NANDセルユニット内の第 2選択トランジスタST2のソースは共通ソースライン CSLに接続される。同一行に配列された第1選択トラ ンジスタST1の制御ゲート、メモリセルM1~M16 の制御ゲート及び第2選択トランジスタST2の制御ゲ 感知回路11と、行及び列のマトリックス状にメモリセ 50 ートは、第1選択ラインSSL、ワードラインWLO~ WL15及び第2選択ラインGSLにそれぞれ接続され る。この下位サブメモリセルアレイ1A内の第1選択ラ インSSL、第2選択ラインGSL、ワードラインWL 0~WL15はそれぞれローデコーダ7に接続される。 尚、上位サブメモリセルアレイ1 Bも下位サブメモリセ ルアレイ1Aと同じ構造を有する。このようなメモリセ ルアレイ1を構成するNANDセルユニットの構造及び 平面レイアウトは、大韓民国公開特許第94-1887 0号に開示されている。

【0025】 ビットラインBしに接続されるページバッ ファ12において、ビットラインBL上の高電圧伝送を 防止するためのD形トランジスタT1のドレインがビッ トラインBLに接続され、このD形トランジスタT1の ゲートにはビットライン制御信号BLct1が印加され る、D形トランジスタT1のソースは、読出動作中にビ ットラインBLのプリチャージレベルを設定するための N形トランジスタT2のドレインに接続され、このN形 トランジスタT2のゲートには電源電圧Vccが印加さ れる。N形トランジスタT2のソースに接続されて選択 されたメモリセルの記憶データを感知してラッチするた 20 めに、ノードN1とノードN2との間にドレイン・ソー ス通路が接続されたN形トランジスタT5と、ノードN 1と接地電圧Vssとの間にドレイン・ソース通路が接 続されたN形トランジスタT4と、ノードN2とN3と の間に対向接続された2つのインバータG1, G2と、 ノードN3と接地電圧Vssとの間にドレイン・ソース 通路が直列接続されたN形トランジスタT6, T7と、 N形トランジスT6のゲートに接続するデータ感知ライ ンS0と電源電圧Vccとの間にドレイン・ソース通路 が接続されたP形トランジスタT3と、が構成されてい 30

【0026】ノードN2とノードN3との間に対向接続 されたインバータG1とインバータG2はデータラッチ 回路G3 (ラッチ手段)を構成し、ノードN3と接地電 圧Vssとの間に直列接続されたトランジスタT6,T 7、及びデータラインS 0はデータ感知回路(感知手 段)を構成する。N形トランジスタT4のゲートは初期 化制御信号 øDC Bに接続され、N形トランジスタT5 のゲートは下位分配制御信号φSBLLに接続される。 N形トランジスタT5は、そのゲートに入力される下位 40 分離制御信号のSBLLに応じてノードN1とノードN 2との間を分離する。N形トランジスタT4, T5は、 制御信号 oDCB、 oSBLLに応じてノードN3を論 理 "H" レベルに初期化する。N形トランジスタT7の ゲートは下位バッファラッチ信号もしatchしに接続 される。

【0027】カレントミラー形の電流供給回路14は、 P形トランジスタT3のゲートに接続され、ビットライ ンBL及びデータ感知ラインSOをプリチャージするプ リチャージ電流と、ビットラインに接続されたメモリセ 50 形トランジスタT18. T19とから構成され、P形ト

ルの記憶データを感知するための感知電流を提供する。 この電流供給回路14は、電源供給電圧Vccと接地電 圧Vssとの間にP形トランジスタT10のソース・ド レイン通路と、並列接続されたP形トランジスタT1 1, T12のソース・ドレイン通路と、N形トランジス タT13、T14のドレイン・ソース通路と、が直列接 続されている。P形トランジスタT3,T12のゲート がラインZOを通じて接続されており、ラインZOと接 地電源Vssとの間にはN形トランジスタT15のドレ イン・ソース通路が接続されている。N形トランジスタ T15及びP形トランジスタT10のゲートはプリチャ T12のゲートとドレインは共通接続され、N形トラン ジスタT13のゲートは基準電圧Vrefに接続され る。N形トランジスタT14のゲートには、センスアン プ活性化信号 φSAEが印加される。

10

【0028】トランジスタT15は、プリチャージ制御 ルダウンさせ、これによりP形トランジスタT3がター ンオン状態となり、このP形トランジスタT3のターン オンによってビットラインBLはプリチャージされる。 P形トランジスタT3は十分に強いターンオン状態とな るので、ビットラインBLは迅速にプリチャージされ る。その後、ラインZOはセンスアンプ活性化信号

のS AEに応じて所定の電圧レベルとなり、これによりP形 トランジスタT3が弱いターンオン状態となる。この状 態になると微少電流Isenseがデータ感知ラインS 0上へ供給される。

【0029】インバータG1、G2からなるデータラッ チ回路G3に貯蔵されるデータは、下位読出制御信号φ ReadLに応答するトライステートインバータG4を 介してカラム選択回路13内のカラム選択トランジスタ T9のドレインに印加される。トライステートインバー タG4の入出力端子の間にはN形トランジスタT8のド レイン・ソース通路が並列接続され、そのゲートは制御 信号SPBに接続される。

【0030】以上、1本のビットラインBLOに接続さ れたページバッファ12、入出力パス部15、及びカラ ム選択回路13を代表説明してきたが、残りのビットラ インBL1~BL511も同一の回路構成である。尚、 上位ページバッファ12Bと上位入出力パス部15B は、上位分離制御信号

のSBLHに応答するN形トラン ジスタT5と、上位バッファラッチ信号もLatchH に応答するN形トランジスタT7と、上位読出制御信号 øReadHに応答するトライステートインバータG4 と、を有する。

【0031】図7は、図6に示したトライステートイン バータの具体的な回路図である。このトライステートイ ンバータG4は、P形トランジスタT16、T17とN ランジスタT17のゲートとN形トランジスタT18のゲートに相補読出制御信号バーφReadと読出制御信号が一番Readがそれぞれ印加される。

【0032】図8は、図6中に示した複数の制御信号を発生するための読出クロック制御信号発生回路の具体的な回路図である。この読出クロック制御信号発生回路2は、ページ読出動作中であることを示す読出動作制御信号発生回路16と、ページ読出動作の終了を示す読出終了信号発生回路17と、ページバッファ12のメモリセルアレイ接続を制御する信号を発生するバッファ制御信 10号発生回路18と、から構成される。

【0033】読出動作制御信号発生回路16は、インバータ19~21及びNORゲート22~24から構成される。このうちNORゲート23,24は、フリップフロップ25を形成するために交差接続されている。この読出動作制御信号発生回路16は、アドレスラッチ終了信号バーALEendの論理"L"レベルへの遷移とページ読出エネーブル信号のRenの論理"L"レベルとの組合せに応じて論理"L"レベルから論理"H"レベルへ遷移する読出動作信号Ropを発生し、読出終了制20個信号のSfinの論理"H"レベルへの遷移に応じて読出動作制御信号Ropを論理"H"レベルから論理"L"レベルにディスエーブルさせる。

【0034】読出終了信号発生回路17は、カウント信 号Gsrst及び駆動信号のRcyen、そして相補力 ウント信号バーGsrstに応じて読出終了制御信号の Sfinを発生する。この読出終了信号発生回路17 は、インバータ26~30、遅延回路31~33、NA NDゲート34、及びNORゲート35,36から構成 される。インバータ28,29、遅延回路33及びNA 30 NDゲート34から構成されたパルス発生回路37は、 ベージ読出動作が1回以上行われたことを現す相補カウ ント信号バーGsrstの論理 "H" レベルへの遷移を 検出し、論理 "H" レベルの短バルスを発生させる。そ して、カウント信号Gsrstの論理 "H" レベルへの 遷移と駆動信号 øRcyenの短い幅の論理 "H" レベ ルのクロックによりNORゲート35から発生する論理 "H" レベルの短パルスと、パルス発生回路37からの 論理 "H" レベルの短パルスと、に応じて読出終了を知 らせる読出終了制御信号 ø S f i nが論理 "L" レベル 40 から論理 "H" レベルへの短パルスとして発生される。 【0035】バッファ制御信号発生回路18は、アドレ ス信号A8、相補アドレス信号バーA8、カウント信号 Gsrst、相補カウント信号バーGsrst、読出モ ードであることを現すフラグ信号Sgsrに応じて、ペ ージバッファ12の活性化を制御する上下位バッファ制 御信号バーGSRL、バーGSRHを発生させる。この バッファ制御信号発生回路18は、2つのNANDゲー ト38,39で構成される。

【0036】図9は、図6中に示した複数の制御信号を 50 のクロックである上下位ラッチ制御信号φLatch

発生するための読出クロック回路の具体的な回路図である。この読出クロック回路3は、制御信号発生回路40と、感知及びラッチ制御信号発生回路41と、読出制御信号発生回路42と、から構成される。

12

【0037】制御信号発生回路40は、インバータ43 ~54、遅延回路55,56及びNANDゲート57~ 60から構成される。この制御信号発生回路40は、読 出動作制御信号発生回路16からの読出動作信号Rop と上下位バッファ制御信号バーGSRL、バーGSRH に応じて、上下位分離制御信号のSBLL、のSBL H、ビットライン制御信号BLct1、初期化制御信号 **ℴDCB及びプリチャージ制御信号ℴPREを発生させ** る。インバータ43,44、遅延回路55及びNAND ゲート57から構成される第1クロック発生回路61 は、読出動作信号Ropの論理"H"レベルへの遷移に 応じて、遅延回路55の遅延時間により定められる論理 "H" レベルのクロックを発生させる。NANDゲート 58, 59及びインバータ48, 49は、第1クロック 発生回路61からの論理 "H" レベルのクロックと上下 位バッファ制御信号バーGSRL, バーGSRHに応じ て、上下位分離制御信号のSBLL、のSBLHをそれ ぞれ出力する。インバータ50、51は、第1クロック 発生回路61からの論理 "H" レベルのクロックに応じ て、論理 "H" レベルのクロックである初期化制御信号 øDCBを出力する。インバータ52~54、遅延回路 56及びNANDゲート60からなる第2クロック発生 回路62は、第1クロック発生回路61からのクロック の論理 "L" レベルへの遷移に応じて、遅延回路56の 遅延時間によって定められる論理 "H" レベルのクロッ ク、即ちプリチャージ制御信号 oPREを発生する。イ ンパータ45, 46, 47は、読出動作信号Ropに応 じて論理 "L" レベルのクロック、即ちビットライン制 御信号BLctlを出力する。

【0038】感知及びラッチ制御信号発生回路41は、 プリチャージ制御信号のPREと上下位バッファ制御信 号バーGSRL, バーGSRHに応じてセンスアンプ活 LatchL, øLatchHを発生する。インバータ 63~66、遅延回路67, 68及びNANDゲート6 9からなる感知制御信号発生回路75は、制御信号発生 回路40からのプリチャージ制御信号φPREの論理 "H"レベルへの遷移に応じて、遅延回路67,68の 両遅延時間によって定められるパルス幅の論理 "H" レ ベルのクロック、即ちセンスアンプ活性化信号φSAE を発生させる。インバータ63,71,72、遅延回路 68、NANDゲート70及びNORゲート73,74 から構成されるラッチ制御信号発生回路76は、遅延回 て、遅延回路68の遅延時間により定められるパルス幅 L, φLatchHを発生させる。

13

【0039】読出制御信号発生回路42は、感知制御信

E、フラグ信号Sgsr、駆動信号

のRcyen、及び 上下位バッファ制御信号バーGSRL、バーGSRHに 応じて、下位読出制御信号 o Read Lとその相補信号 バーφReadL及び上位読出制御信号φReadHと その相補信号バー Φ R e a d H を発生させる。この読出 制御信号発生回路42は、インバータ77~88、遅延 回路89、NANDゲート90及びNORゲート91~ 10 96から構成される。インバータファ~79、遅延回路 89及びNANDゲート90から構成された第3クロッ ク発生回路97は、センスアンプ活性化信号

øSAEの 論理 "L" レベルへの遷移に応じて論理 "H" レベルの 短バルスを発生し、このバルスが駆動信号

のRcyen として用いられる。NORゲート91,92から構成さ れたフリップフロップ98は、第3クロック発生回路9 7からの論理 "H" レベルの短パルスに応じて、論理 "H"レベルから論理 "L"レベルに遷移する信号を発 生し、これによりカウント信号Gsrstが論理 "L" レベルから論理 "H" レベルに遷移する。このカウント 信号Gsrst、センスアンプ活性化信号のSAE及び 上下位バッファ制御信号バーGSRL、バーGSRHの 印加をそれぞれ受けるNORゲート95、93を介して 息知終了時、即ちセンスアンプ活性化信号

øSAEが論 理 "L" レベルに遷移するときに、読出制御信号 4 Re

【0040】図10は、図6中に示した複数の制御信号を発生するための順次読出制御回路の具体的な回路図で 30 ある。この順次読出制御回路4は、カウントアップ及びページ読出信号発生回路99及びカラムアドレスリセット信号発生回路100から構成される。

adL, バーφReadL, φReadH, バーφRe

adHが発生する。

【0041】カウントアップ及びページ読出信号発生回 路99は、カラムアドレスの読出動作が完了したことを 知らせるカラムアドレス感知信号Hsay、カラム開始 信号もFsay及びフラグ信号Sgsrに応じて、カウ ントアップ信号XCNTupとページ読出エネーブル信 号øRenを発生する。このカウントアップ及びページ 読出信号発生回路99は、インバータ101~108、 NANDゲート109~112、遅延回路113及びN ORゲート114から構成される。NANDゲート11 1,112からなるフリップフロップ116は、カラム 開始信号oFsayの論理 "H" レベルの短パルスとフ ラグ信号Sgsrの論理"H"レベルに応じて、論理 "L"レベルから論理 "H"レベルに遷移する信号を発 生する。インバータ102、遅延回路113、及びNA NDゲート110から構成された第4クロック発生回路 115は、カラムアドレス感知信号Hsayの論理

14

フロップ116の論理 "H" レベルへの遷移に応じて、論理 "L" レベルの短パルスを発生する。この論理 "L" レベルの短パルスは、インバータ103~105を介して論理 "H" レベルの短パルス、即ちカウントアップ信号XCNTupとなる。NORゲート114とインバータ106は、第4クロック発生回路115の論理 "L" レベルへの出力遷移とカラム開始信号 øFsayの論理 "H" レベルの短パルスに応じて、論理 "H" レベルの短パルス、即ちページ読出エネーブル信号 øRenを発生する。

【0042】カラムアドレスリセット発生回路100 は、トグル入力される読出エネーブル信号バーREx、 カラム終了信号Fsayの論理 "H" レベルの短パル ス、論理 "し" レベルのデータ伝送終了信号Ropdi sに応じて、論理 "H" レベルの短パルス、即ちカラム 開始信号 oFsayを発生する。このカラムアドレスリ セット信号発生回路100は、インバータ117~11 9、NANDゲート120~123及び遅延回路124 から構成される。NANDゲート121、122からな るフリップフロップ125は、読出エネーブル信号バー REx、カラム終了信号Fsay、カラム開始信号

F sayに応じて論理"H"レベルの短パルスを発生し、 この論理 "H" レベルの短パルスの印加を受けて第5ク ロック発生回路126が論理 "H" レベルの短パルスを 出力する。この第5クロック発生回路126は、インバ ータ118,119、遅延回路124及びNANDゲー ト123から構成される。

【0043】図11及び図12に、本実施形態のEEP ROMで順次読出動作を遂行する再のタイミング図を示 し、図5~図10を参照しつつその読出動作を説明す る。

【0044】まず、MO~M1の期間は、読出動作のための命令を入力するための期間であり、メモリ装置内のコマンドレジスタ(図示略)からの読出動作モードであることを現すフラグ信号Sgsrが論理 "L"レベルから論理 "H"レベルに遷移する。次に、M1~M2の期間はカラムアドレスとローアドレスを入力する期間であり、最終アドレスが入力されると、メモリセルに対するページ読出動作の活性化信号であるアドレスラッチエネ40 一ブル信号バーALEendが論理 "H"レベルから論理 "L"レベルから論理 "H"レベルに短い時間でトグルされ、これによりページ読出動作中であることを現す読出動作信号Ropが論理 "L"レベルから論理 "H"レベルに遷移する。この読出動作信号Ropが論理 "L"レベルから論理 "H"レベルに遷移すると読出動作を遂行することにな

"H"レベルに遷移すると読出動作を遂行することになり、当該期間M2~M3では、1ページに対する読出動作が遂行される。

 信号Bしct1が論理 "H" レベルから論理 "し" レベ ルに遷移し、そしてビットラインの放電を行い且つペー ジバッファ12をセットするクロック信号 oSBLL、 **φSBLH, φDCBが論理 "L" レベルから論理**

"H"レベルに一定時間活性化され、図6に示したN形 トランジスタT4, T5を介して全てのビットラインが グランドレベルに放電され、各ピットラインに接続され たページバッファ12が全てセットされる。この際、ペ ージ読出動作時に1ページを構成するページバッファ1 アドレスによって選択されるビットラインBLO~BL 255に接続された下位ページバッファ12Aと、上位 メモリセルアレイ1Bを選択するためのアドレスによっ て選択されるビットラインBL256~BL511に接 続された上位ページバッファ12Bとの活性化を制御す る上位バッファ制御信号バーGSRHと下位バッファ制 御信号バーGSRLは全て論理 "H" レベルに維持され

【0046】ビットラインの放電及び上下位ページバッ ファ12A,12Bに対するセットが終了すると、プリ 20 めの上下位読出制御信号φReadL,バーφRead チャージ制御信号のPRE及びセンスアンプ活性化信号 **ΦSAEが論理 "L" レベルから論理 "H" レベルに遷** 移する。これにより、ビットラインに接続されたP形ト ランジスタT3のゲートに印加される電圧が論理 "し" レベルになって多量の電流がビットラインにそれぞれ提 供され、従って、全てのビットラインはD形トランジス タの遮断電圧レベルにアリチャージされ、データ感知ラ インS0~S511は電源電圧レベルになる。このよう にビットラインのプリチャージ動作が十分に遂行された から論理 "L" レベルに遷移して非活性状態となり、こ れに従って全てのビットラインに接続されたP形トラン ジスタT3のゲート電圧が論理 "L" レベルから一定の 電圧レベルに上昇し、微少電流Isenceのみがビッ トラインに供給されることになる。このとき、電流供給 回路14内のN形トランジスタT13のゲートへ印加さ れる基準電圧Vrefは、常時一定の電圧レベルに保持 される。すると、遮断電圧レベルにアリチャージされた ビットラインは、その対応するメモリセルのデータに応 じて、該選択メモリセルによりグランドへ放電される電 40 流がビットラインに流入する微少電流Isenseより 大きい場合にはグランドレベルとなり、反対に小さい場 合には遮断電圧レベルとなりる。これにより、各データ 感知ラインSi (i=0~511)が、選択されたメモ リセルのデータに応じて電源電圧又はグランドレベルに なる。

【0047】選択メモリセル内のデータに応じて各デー タ感知ラインSiの電圧レベルが決定されると、その読 出データをページバッファ12へ貯蔵させる下位及び上 位バッファラッチ信号φLatchL、φLatchH 50 のデータ伝送動作が終了すると、読出エネーブル信号バ

16

が論理 "L" レベルから論理 "H" レベルに活性化され る。すると、選択メモリセルのデータに従ってデータ感 知ラインSiが電源電圧レベル (オフセルの場合)とな るページバッファ12のN形トランジスタT6, T7は 全てターンオン状態になるので、そのラッチが論理

"L"レベルに反転することになる。一方、データ感知 ラインSiがグランドレベル (オンセルの場合) となる ページバッファ12のN形トランジスタT7はターンオ ン状態になるが、NMOSトランジスタT6はターンオ 2のうち、下位メモリセルアレイ 1 Aを選択するための 10 フ状態になるので、ラッチが論理 "H" レベルをそのま ま維持する。このようにして、読出されたメモリセルデ ータがページバッファ12に貯蔵されると、読出データ を貯蔵するための下位及び上位バッファラッチ信号もL atchl, øLatchH、センスアンプ活性化信号 **φSAEは論理 "H" レベルから論理 "L" レベルに遷** 移して非活性化される。

【0048】センスアンプ活性化信号 のSAEが論理 "H" レベルから論理 "L" レベルに遷移するのに合わ せて、トライステートインバータG4を活性化させるた L. φReadH, バーφReadHを活性化させる駆 動信号 ø R c y e n が、論理 "L" レベルから一定時間 論理 "H" レベルヘトグルされる。これにより上下位読 出制御信号 o Read L, バー o Read L, o Rea dH, バーøReaHが活性化され、外部信号によるペ ージバッファ12のデータ出力が可能となり、また、メ モリセルに対するページ読出動作が1回以上行われたこ とを現すカウント信号Gsrstが論理 "L" レベルか ら論理 "H" レベルに遷移する。 これに従って、ページ 後、アリチャージ制御信号oPREが論理"H"レベル 30 読出動作時に上位カラムアドレス信号により選択される ビットラインに接続されたページバッファ12の活性化 を制御する上位バッファ制御信号バーGSRHが論理 "H" レベルから論理 "L" レベルに遷移し、ページ読 出動作の終了を現す読出終了制御信号 ø S f i nが論理 "L"レベルから論理 "H"レベルに短時間トグルされ

> 【0049】読出終了制御信号 oSfinのトグルが行 われると、ページ読出動作中であることを現す読出動作 信号Ropが論理 "H" レベルから論理 "L" レベルに 遷移し、ピットラインをD形トランジスタの遮断電圧レ ベル以下に維持させるビットライン制御信号BLctl が論理 "L" レベルから論理 "H" レベルに遷移する。 ページ読出動作が終了すると、選択された1ページ該当 のメモリセルからページバッファ 12へのデータ伝送動 作が終了する。

> 【0050】続くM3~M4の期間は、下位メモリセル アレイ1Aについてのデータを入出力端子I/Oを通じ て出力する期間である。この期間において、選択された 1ページに該当のメモリセルからページバッファ12へ

18

ーRExのトグルによりカラムアドレスが1ずつ増加す る。従って、外部の読出エネーブル信号バーRExのト グルにより連続的かつ順次的なデータの出力動作が可能 になる。読出エネーブル信号バーRExのトグルにより 連続的なデータの出力動作が行われ、下位カラムアドレ スによって選択されるビットラインに接続されたページ .バッファ12Aのデータ出力が終了すると、中間カラム アドレス256及び最終カラムアドレス512を感知す るカラムアドレス感知回路11の出力としての、中間カ Hsayが論理"L"レベルから論理"H"レベルに遷

【0051】この次のM4~M5の期間は、下位メモリ セルアレイ1Aから下位ページバッファ12Aへのデー 夕伝送を行う期間であり、またM4~M6の期間は、上 位ページバッファ 12Bにラッチされたデータを入出力 端子I/Oへ出力する動作を行うための期間である。

【0052】期間M4~M5で、カラムアドレス感知信 号Hsayが論理 "L" レベルから論理 "H" レベルに 信号XCNTupが論理 "L" レベルから一定時間論理 "H" レベルに1回トグルされてローアドレスを増加さ せ、これにより次のページ (N+1番目) が選択される ようにする。そして、ページ読出を活性化させるアドレ スラッチエネーブル信号バーALEend以外の他のペ ージ読出エネーブル信号 øRenが論理 "L" レベルか ら論理 "H" レベルにトグルされ、これに従ってページ 読出動作中であることを現す読出動作信号Ropが論理 "L" レベルから論理 "H" レベルに再び遷移する。こ の際、読出エネーブル信号バーRExの連続的なトグル 30 を通じて、次ページに対するページ読出動作の活性化と は無関係に、上位カラムアドレスにより選択されるビッ トラインに接続されたページバッファ12Bのデータを 出力させることができる。

【0053】期間M4~M5では、ページ読出動作中で あることを現す読出動作信号Ropの論理 "H" レベル への遷移によって、ページ読出動作時にビットラインレ ベルをD形トランジスタの遮断電圧レベル以下に維持さ せるビットライン制御信号BLct1が論理"H"レベ ルから論理 "L" レベルに遷移する。このとき、上位カ 40 ラムアドレスによって選択されるビットラインに接続さ れた上位ページバッファ12Bの活性化を制御する上位 バッファ制御信号バーGSRHは論理 "L" レベルであ るため、ビットラインを放電し且つ下位ページバッファ 12Aをセットする下位分離制御信号のSBLLと初期 化制御信号 øDCBのみが論理 "L" レベルから論理

"H"レベルに一定時間活性化され、これに従い、N形 トランジスタT4, T5を介して全てのビットラインが グランドレベルに放電され、また下位カラムアドレスに より選択されるビットラインに接続された下位ページバ 50 "H"レベルから論理"L"レベルに遷移すると、トラ

ッファ12Aのみがセットされる。

【0054】全てのビットラインの放電及び下位ページ に該当する下位ページバッファ12Aのセットが終了す ると、ビットラインプリチャージを活性化させるための プリチャージ制御信号øPRE及びセンスアンプ活性化 信号 φ S A E が論理 "L" レベルから論理 "H" レベル に再び遷移する。プリチャージ制御信号のPRE及びセ ンスアンプ活性化信号 φ S A E が論理 "L" レベルから 論理 "H" レベルに遷移すると、上位カラムアドレスに ラムアドレスであることを現すカラムアドレス感知信号 10 よって選択されるビットラインに接続された上位ページ バッファ12Bの活性化を制御する上位バッファ制御信 号バーGSRHは論理 "L" レベルであるため、トライ ステートインバータG4を活性化するための下位読出制 御信号 o ReadL、バー o ReadLが非活性化さ れ、そして全てのビットラインに接続されたP形トラン ジスタT3のゲートに印加される電圧が再びグランドレ ベルになって多量の電流がビットラインに注入される。 これにより、全てのビットラインに接続されたD形トラ ンジスタT1の遮断電圧レベルに再びアリチャージが行 遷移すると、ローアドレスを増加させるカウントアップ 20 われ、全てのデータ感知ラインS0~S511は再び電 源電圧レベルになる。

> 【0055】このようにビットラインのプリチャージ動 作が十分に行われた後、ビットライン制御信号のBLc t 1 は論理 "H" レベルから論理 "L" レベルに遷移し て非活性状態となり、全てのビットラインに接続された P形トランジスタT3のゲートに印加される電圧がグラ ンドレベルから一定の電圧レベルに上昇することにな る。その結果、再び微少電流Isenceのみがビット ラインに供給される。すると、D形トランジスタT1の 遮断電圧レベルにプリチャージされているビットライン は、対応する選択メモリセルのデータに応じて、上記同 様にその電圧レベルが決定され、これに従いデータ感知 ラインSiも選択メモリセルのデータに応じて再び電源 電圧又はグランドレベルになる。

> 【0056】選択されたメモリセルのデータに応じて各 データ感知ラインSiの電圧レベルが決定されると、読 出さデータをベージバッファ12へ貯蔵させるための上 下位パッファラッチ信号のLatchL、のLatch Hのうち下位バッファラッチ信号øLatchLのみが 活性化され、これにより、上記同様にして、下位カラム アドレスにより選択されるビットラインに接続された下 位ページバッファ12Aにのみ選択的に読出データが貯 蔵される。 下位ページバッファ 1 2 A にのみ読出データ を貯蔵する動作が終了すると、読出データを下位ページ バッファ12Aへ貯蔵させるための下位バッファラッチ が論理 "H" レベルから論理 "L" レベルに遷移して非 活性化される。

イステートインバータG4を活性化させる下位読出制御 信号 o Read L, バー o Read Lが活性化され、上 下位読出制御信号 φ ReadL, バー φ ReadL, φ ReadH, バーゆReadHを活性化させる駆動信号 **φRcyenが論理"L"レベルから一定時間論理** "H"レベルに再びトグルされる。

【0058】 しかしこのとき、 トライステートインバー タG4を活性化させる上下位読出制御信号のRead L, バーφReadL, φReadH, バーφRead ジ読出動作が1回以上遂行されたか否かを現すカウント 信号Gsrstが論理"H"レベルの状態にあるので、 ベージ読出動作の終了を現す読出終了制御信号 φSfi nは、論理 "L" レベルから論理 "H" レベルに短時間 トグルされる。読出終了制御信号 øSfinがトグルさ れると、ページ読出動作中であることを現す読出動作信 号Ropが論理 "H" レベルから論理 "L" レベルに遷 移し、これにより、ビットラインレベルをD形トランジ スT1の遮断電圧レベル以下に維持させるビットライン 制御信号BLctlが論理"L"レベルから論理"H" レベルに遷移する。従って、ベージ読出動作が終了し、 N+1番目の次ページについて下位カラムアドレスで選 択されるビットラインに接続されたメモリセルから下位 カラムアドレスで選択されるビットラインに接続された 下位ページバッファ12Aへのデータ伝送動作が終了す る。

【0059】一方、読出エネーブル信号バーRExのト グルによる順次アクセス(Serial Access) のサイクル時 間が50nsであり、ページ読出時間が3µsであると、 仮定すると、N+1番目の次ページについて下位カラム 30 アドレスによって選択されるビットラインに接続された メモリセルから下位カラムアドレスによって選択される ビットラインに接続された下位ページバッファ12Aへ のデータ伝送動作が終了しても、N番目の1ページにつ いて上位カラムアドレスによって選択されるビットライ ンに接続された上位ページバッファ12Bに貯蔵されて いるデータの連続的な処理が行われている。読出エネー ブル信号バーRExのトグルによって、N番目の1ペー ジについて上位カラムアドレスによって選択されるビッ トラインに接続された上位ページバッファ12Bに貯蔵 40 されているデータの連続的な処理が行われ、最終データ が出力されると、中間カラムアドレス及び最終カラムア ドレスを感知するカラムアドレス感知回路11の出力で あるカラム終了信号Fsayが論理 "L" レベルから論 理 "H" レベルに遷移する。従って、上位ページバッフ ァ12Bに貯蔵されたデータを出力する動作は期間M4 ~M6で遂行することになる。

【0060】次に、M6~M7の期間は、上位メモリセ ルアレイ1Bから上位ページバッファ12Bへのデータ 20

ージバッファ12Aにラッチされたデータを入出力端子 I/Oへ出力する動作を行うための期間である。

【0061】最終カラムアドレスであることを現すカラ ム終了信号Fsayが論理 "L" レベルから論理 "H" レベルに遷移すると、カラムアドレスを再設定(Reset) するカラム開始信号 oFsayが論理 "L" レベルから 一定時間論理 "H" レベルにトグルされ、これによりカ ラムアドレスカウンタ8がリセットされると、ページ読 Hは、その前にすでに活性化されている。そして、ペー 10 Renが論理"L"レベルから論理"H"レベルにトグ ルされる。カラムアドレスが再設定されると、最終カラ ムアドレスであることを現すカラム終了信号Fsayが 論理 "H" レベルから論理 "L" レベルに遷移し、上位 ページバッファ12Bの活性化を制御する上位バッファ 制御信号バーGSRHが論理 "L" レベルから論理

> "H"レベルに遷移し、下位ページバッファ12Aの活 性化を制御する下位バッファ制御信号バーGSRLが論 理 "H" レベルから論理 "L" レベルに遷移する。

【0062】また、ページ読出動作を活性化するページ 読出エネーブル信号 ø R e nが論理 "L" レベルから論 理 "H" レベルにトグルされると、ページ読出動作中で あることを現す読出動作信号Ropが論理"し"レベル から論理 "H" レベルに再び遷移する。この際、読出工 ネーブル信号バーRExは連続的にトグルしてページ読 出動作の活性化とは関係なく下位ページバッファ12A のデータを出力させることができ、このときの下位ペー ジバッファ12Aのデータは、N+1番目の次ページの 下位カラムアドレスによって選択されるビットラインに 接続されたメモリセルのデータを貯蔵している。

【0063】ページ読出動作中であることを現す読出動 作信号Ropが論理 "L" レベルから論理 "H" レベル に再び遷移すると、ページ読出動作時にビットラインレ ベルをD形トランジスタT1の遮断電圧レベル以下に維 持させるビットライン制御信号BLct!が論理 "H" レベルから論理 "L" レベルに遷移し、下位ページバッ ファ12Aの活性化を制御する下位バッファ制御信号バ ーGSRLが論理 "L" レベル、上位ページバッファ1 2Bの活性化を制御する上位バッファ制御信号バーGS RHが論理 "H" レベルにあるので、下位ページバッフ ァ12Aをセットし且つビットラインを放電する下位分 離制御信号のSBLL及び初期化制御信号のDCBのみ が論理 "し" レベルから論理 "H" レベルに一定時間活 性化され、これによりN形トランジスタT4, T5を介 して全てのビットラインがグランドレベルに放電され、 上位ページバッファ12Bのセットが終了すると、プリ **ΦSΑΕが論理 "L" レベルから論理 "H" レベルに再** び遷移する。

伝送を行う期間であり、またM6以降の期間は、下位ペ 50 アンブ活性化信号φSAEが論理 "L" レベルから論理

"H"レベルに遷移すると、下位ページバッファ12A の活性化を制御する下位バッファ制御信号バーGSRL が論理 "L" レベルにあるので、トライステートインバ ータG4を活性化させる上位読出制御信号のRead H. バーøReadHが非活性化される。以後のビット ラインレベル及びデータ感知ラインSiのレベル決定 は、上記同様にして行われる。

【0065】ビットラインレベル及びデータ感知ライン Siのレベルが決定されると、読出データをページバッ ファ12へ貯蔵させるための上下位バッファラッチ信号 10 **øLatchし,øLatchHのうち上位バッファラ** ッチ信号øしatchHのみが活性化され、これにより 上記同様にして、上位カラムアドレスによって選択され るピットラインに接続された上位ページバッファ12B にのみ選択的に読出データが貯蔵される。上位ページバ ッファ12Bにのみ選択的に読出データを貯蔵する動作 が終了すると、読出データを上位ページバッファ12B へ貯蔵させるための上位バッファラッチ信号 ø Latc hHとセンスアンプ活性化信号 oSAE が論理 "H" レ ベルから論理 "L" レベルに遷移して非活性化される。 【0066】センスアンプ活性化信号のSAEが論理 "H" レベルから論理 "L" レベルに遷移するのに合わ せて、トライステートインバータG4を活性化させる上 位読出制御信号 o ReadH, バー o ReadHが活性 化され、上下位読出制御信号 øRead L, バーøRe adL, ゆReadH, バーゆReadHを活性化させ る駆動信号oRcyenが論理 "L" レベルから一定時 間論理 "H" レベルに再びトグルされる。しかしこの際 もトライステートインバータG4を活性化させる上下位 読出制御信号 φ Read L, バー φ Read L, φ Re 30 adH, バーøReadHはその前に既に活性化されて いる、そして、ページ読出動作が1回以上行われたか否 かを現すカウント信号Gsrstが論理 "H" レベルの 状態にあるので、ベージ読出動作を知らせる読出終了制 御信号 φ S f i n が論理 "L" レベルから論理 "H" レ ベルに短い時間トグルされる。

【0067】読出終了制御信号 oSfinがトグルされ ると、ページ読出動作中であることを現す読出動作信号 Ropが論理 "H" レベルから論理 "L" レベルに遷移 し、これにより、ビットラインレベルをD形トランジス 40 タの遮断電圧レベル以下に維持させるビットライン制御 信号BLctlが論理 "L" レベルから論理 "H" レベ ルに遷移し、ページ読出動作が終了してN+1番目の次 ページについて上位カラムアドレスによって選択される ビットラインに接続されたメモリセルから上位カラムア ドレスによって選択されるビットラインに接続された上 位ページバッファ12Bへのデータ伝送動作が完了す

【0068】上位ページバッファ12Bへのデータ伝送 動作が終了しても、下位カラムアドレスによって選択さ 50 14 電流供給回路

れるビットラインに接続された下位ページバッファ12 Aに貯蔵されているデータの連続的な処理動作が継続し て行われている。

22

【0069】以上、図面を中心に例を挙げて実施形態を 説明してきたが、本発明の技術的思想の範囲内ではこの 他に多様な変形が可能であることは勿論である。

[0070]

【発明の効果】本発明の揮発性メモリ装置によれば、連 続的なデータ出力動作の間に次のページに対するページ 読出動作を遂行するようになっているので、外部信号の 特機保留時間が不要であり、従って、システムの実行能 力と出力時間が改善され、より高速、高機能化が図られ る.

【図面の簡単な説明】

【図1】従来における不揮発性メモリ装置の読出動作タ イミングを示す信号波形図。

【図2】図1に示したタイミングに関連する読出動作の 説明図。

【図3】従来における不揮発性メモリ装置の順次流出動 作タイミングを示す信号波形図。

【図4】図3に示したタイミングに関連する順次読出動 作の説明図。

【図5】本発明による不揮発性メモリ装置のブロック

【図6】 図5中のメモリセルアレイ、ページバッファ、 カラム選択回路、及びデータ入出力バッファについて示

【図7】図6中のトライステートインバータG4の回路

【図8】図5中の読出クロック制御回路2の回路図。

【図9】図5中の読出クロック回路3の回路図。

【図10】図5中の順次競出制御回路4の回路図。

【図11】図5の不揮発性メモリ装置の順次読出動作タ イミングを示す信号波形図。

【図12】図11に続く信号波形図。 【符号の説明】

- 1 メモリセルアレイ
- 2 読出クロック制御回路
- 3 読出クロック回路
- 4 順次読出制御回路
 - 5 ローアドレスカウンタ
 - 6 ロープリデコーダ
 - 7 ローデコーダ
 - 8 カラムアドレスカウンタ
 - 9 カラムデコーダ
 - 10 データ入出力バッファ
 - 11 カラムアドレス感知回路
 - 12 ページバッファ
 - 13 カラム選択回路

23

15 入出力パス部

16 読出動作制御信号発生回路

17 読出終了信号発生回路

18 バッファ制御信号発生回路


40 制御信号発生回路

41 感知及びラッチ制御信号発生回路


42 読出制御信号発生回路

99 カウントアップ及びページ読出発生回路


100 カラムアドレスリセット信号発生回路





【図3】




【図7】











【図9】



【図10】



[図11]

